Dynamisch rekonfigurierbare Rechnerarchitektur

In diesem Projekt wird der Entwurf, die Implementierung und die experimentelle Bewertung einer zur Laufzeit (dynamisch) rekonfigurierbaren Rechnerarchitektur für eingebettete Anwendungen, insbesondere Echtzeit- Anwendungen, durchgeführt. Ziel ist die Entwicklung eines computergestützten, voll automatisierten Entwurfsverfahrens, mit Hilfe dessen eingebettete Systeme synthetisiert werden können. Der Schwerpunkt dieses Projekts liegt in der Entwicklung eines Synthesesystems, das ausgehend von Echtzeitanforderungen eine Rechnerarchitektur bestehend aus Softwarekomponenten und Komponenten rekonfigurierbarer Hardware generieren kann. Die zugrundeliegende Hardwarestruktur ist ein heterogenes Netzwerk aus frei programmierbaren Mikroprozessoren (CPUs, Mikrocontroller, digitale Signalprozessoren) und integrierten Schaltkreisen, die während der Laufzeit des Systems neu programmiert werden können (SRAM- basierende FPGAs). Dieses Entwurfsverfahren ist vollkommen neuartig, da es bekannte Methoden zum gemeinsamen Entwurf von Hardware und Software (Hardware/Software Codesign) mit der Möglichkeit einer dynamischen Rekonfiguration der Hardware kombiniert. Dieses Entwurfsverfahren wird gegenüber existierenden Verfahren und nicht rekonfigurierbaren Rechnerarchitekturen folgende Vorteile bringen: Im Bereich der Echtzeitsysteme werden Anwendungen höherer Komplexität als bisher automatisch synthetisierbar. Weiters wird eine bessere Ausnutzung der Hardware über die Laufzeit der Anwendung, und damit geringere Kosten, erreicht. Im Bereich der Beschleunigung von Software durch spezialisierte Hardware (Software/Hardware Migration) wird durch dieses neue Entwurfsverfahren zusätzlich eine Leistungssteigerung erreicht.