Ultimatives Skalierungs- und Leistungspotential von TMD FETs
Ultimate Scaling and Performance Potential of MoS2 FETs
DACH: Österreich - Deutschland - Schweiz
Wissenschaftsdisziplinen
Elektrotechnik, Elektronik, Informationstechnik (40%); Physik, Astronomie (60%)
Keywords
-
2D Materials,
Charge Trapping,
Reliability,
Semiconductor Devices,
Transistor Scaling
Seit im Jahr 2011 ein Transistor mit einem Kanal aus zweidimensionalem (2D) Molybdändisulfid (MoS2) demonstriert wurde, wird 2D-Materialien jenseits von Graphen sehr großes Interesse entgegen gebracht. Weltweit werden insbesondere 2D Transition Metal Dichalcogenides (TMDs) mit MoS2 als prominentestem Vertreter für elektronische Anwendungen erforscht. MoS2 weist eine deutliche Bandlücke auf und ist daher für die zukünftige Digitalelektronik sehr attraktiv. Allerdings befindet sich die MoS2-Technologie in einem frühen Stadium und das tatsächliche Potenzial von MoS2-Feldeffekttransistoren (FETs) ist noch unklar. Das macht es derzeit sehr schwierig oder gar unmöglich, die prinzipiellen Grenzen der Leistungsfähigkeit und Skalierbarkeit von MoS2-FETs einzuschätzen und ihre Aussichten für die zukünftige Elektronik realistisch zu beurteilen. Diese Situation liefert die Motivation für das beantragte Vorhaben, das auf die Herstellung, Theorie und Simulation von ultimativ skalierten MoS2-FETs gerichtet ist. Drei Projektpartner, zwei deutsche und ein österreichischer, mit anerkannter und sich perfekt ergänzender Expertise auf den Gebieten Technologie und Theorie von 2D-Transistoren werden intensiv zu MoS2-FETs forschen und die folgenden Aufgaben bearbeiten: Untersuchung des Skalierungsverhaltens von MoS2-FETs durch umfassende experimentelle und theoretische Studien. Demonstration von MoS2-FETs mit sub-10 nm Gate-Länge. Kritische Beurteilung des Potenzials ultimativ skalierter Mono- und Mulitlagen-MoS2- FETs unter Berücksichtigung von technologischen Randbedingungen, von Schaltgeschwindigkeiten und von Nichtidealitäten wie Charge Trapping. Erforschung des Potenzials von p-Typ MoS2 FETs. Die Antragsteller werden aktuellste nano- und mikrotechnologische Verfahren zur Erforschung der Skalierungsgrenzen von MoS2 FETs einsetzen. In Kombination mit umfangreichen Arbeiten zur Bauelementetheorie und -simulation wird der Kenntnisstand zur Leistungsfähigkeit von MoS2-FETs deutlich verbessert. Die theoretischen Arbeiten sind eng mit den Experimenten verknüpft und werden u.a. genutzt, um geeignete Designs für MoS2- FETs zu erarbeiten, wobei Spezifika der Prozessierung und Nichtidealitäten wie Charge- Trapping berücksichtigt werden. Komplette Prozessflüsse zur Realisierung ultimativ skalierter MoS2-FETs mit Modulen zur Abscheidung von MoS2 und Gate Dielektrika, zur Bornitrid-Verkapselung und zur Formierung ohmscher Kontakte werden etabliert. Die damit gefertigten Teststrukturen und Bauelemente, einschließlich Hochfrequenzstrukturen zur Extraktion der Schaltzeit, werden einer umfassenden Analyse und Charakterisierung unterzogen, deren Resultate wiederum zur Bewertung der theoretischen Ergebnisse genutzt werden. Das Projekt wird zu einem deutlichen Erkenntnisgewinn in der Physik, im Skalierungsverhalten und in der Prozessintegration von MoS2-FETs und zu einer fundierten Beurteilung ihrer Vor- und Nachteile führen.
Seit mehr als einem halben Jahrhundert wird der Fortschritt in der Mikroelektronik durch das Moore'sche Gesetz beschrieben, das eine Verdoppelung der Transistoren auf einem Chip alle 18 Monate und damit ein exponentielles Wachstum vorhersagt, was aus wirtschaftlichen und Leistungsgründen sehr vorteilhaft ist. Trotz vieler voreiliger Behauptungen, dass das Moore'sche Gesetz am Ende sei, wird die Skalierung laut der Roadmap der Branche im nächsten Jahrzehnt fortgesetzt. Ein ernsthaftes Problem, das sich aus diesen Skalierungsbemühungen ergibt, besteht darin, dass die Dicken der beteiligten Schichten sich atomaren Dimensionen nähern, was eine weitere Skalierung schwierig macht. Das wichtigste mikroelektronische Bauelement ist beispielsweise der Feldeffekttransistor (FET). Bei diesen FETs wird eine steuernde Gate-Spannung über einen Isolator angelegt, um die Elektronenkonzentration in dem halbleitenden Kanal zu modulieren, wodurch ein Stromfluss zugelassen oder verhindert wird. Idealerweise sollte dieser Isolator Ströme vollständig blockieren. Allerdings erreichte die Isolationsschicht bereits um das Jahr 2000 erstmals atomare Dimensionen. Damals hätten die Isolatoren bereits nur mehr 1nm dünn sein müssen, wodurch Leckströme aber nicht mehr verhinderbar waren, was dann zu erheblichen Energieverlusten geführt hätte. Um dieses Problem zu umgehen, wurden sogenannte High-k-Isolatoren eingeführt, die physikalisch dickere Schichten ermöglichten, während die Kontrolle des Gates über den Kanal beibehalten wurde. Das nächste Problem ist die Dicke der halbleitenden Kanalschicht: Damit das Gate die volle Kontrolle über den Kanal ausüben kann, muss die Kanaldicke unter 5 nm skaliert werden. Leider werden die herkömmlich verwendeten 3D-Halbleiter wie Silizium sehr langsam, wenn die Schicht so dünn gemacht wird. Als vielversprechende Lösung für dieses Problem wurden 2D-Halbleiter in den letzten zehn Jahren intensiv erforscht. Diese Materialien haben starke kovalente Bindungen nur entlang einer Ebene und diese dünnen Schichten werden durch schwache Van-der-Waals-Kräfte zusammengehalten. Ein sehr wichtiges Beispiel ist Molybdändisulfid, ein aufkommendes halbleitendes Material, das zuvor genau wegen dieser schwachen Van-der-Waals-Kräfte, die die Schichten zusammenhalten, als Trockenschmierstoff verwendet wurde. Mit diesen 2D-Halbleitern können ultrakleine Bauelemente gebaut werden, und die Erforschung dieses Skalierungsprozesses war das ursprüngliche Ziel des Projekts. Nach einigen anfänglichen Experimenten stellten wir jedoch fest, dass das einfache Skalieren der Kanallänge zu einem sehr unbefriedigenden Bauelementverhalten führte. Als Grund dafür stellte sich heraus, dass man Silizium nicht einfach durch einen 2D-Halbleiter ersetzen kann, da diese schlechte Materialübergänge zu herkömmlich verwendeten Isolatoren bilden. Bei der Suche nach Alternativen stießen wir auf Calciumfluorid, einen Ionenkristall mit inerten Oberflächen, der saubere Van-der-Waals-Grenzflächen zu 2D-Halbleitern bilden kann. Erste Experimente bestätigten die hohe Qualität dieser Bauelemente und die Vielseitigkeit von Fluoriden für die 2D-Elektronik.
- Technische Universität Wien - 100%
- Max Lemme, Rheinisch-Westfälische Technische Hochschule - Deutschland
Research Output
- 1469 Zitationen
- 16 Publikationen
- 5 Wissenschaftliche Auszeichnungen
-
2024
Titel Process implications on the stability and reliability of 300 mm FAB MoS2 field-effect transistors DOI 10.1038/s41699-024-00445-0 Typ Journal Article Autor Illarionov Y Journal npj 2D Materials and Applications -
2024
Titel Variability and high temperature reliability of graphene field-effect transistors with thin epitaxial CaF2 insulators DOI 10.1038/s41699-024-00461-0 Typ Journal Article Autor Illarionov Y Journal npj 2D Materials and Applications -
2024
Titel Variability and High Temperature Reliability of Graphene Field-Effect Transistors with Thin Epitaxial CaF2 Insulators DOI 10.21203/rs.3.rs-3936684/v1 Typ Preprint Autor Illarionov Y -
2021
Titel The performance limits of hexagonal boron nitride as an insulator for scaled CMOS devices based on two-dimensional materials DOI 10.1038/s41928-020-00529-x Typ Journal Article Autor Knobloch T Journal Nature Electronics Seiten 98-108 Link Publikation -
2021
Titel Optimizing the Stability of FETs Based on Two-Dimensional Materials by Fermi Level Tuning DOI 10.48550/arxiv.2104.08172 Typ Preprint Autor Knobloch T -
2022
Titel Challenges for Nanoscale CMOS Logic Based on Two-Dimensional Materials DOI 10.3390/nano12203548 Typ Journal Article Autor Knobloch T Journal Nanomaterials Seiten 3548 Link Publikation -
2021
Titel Transistors based on two-dimensional materials for future integrated circuits DOI 10.1038/s41928-021-00670-1 Typ Journal Article Autor Das S Journal Nature Electronics Seiten 786-799 -
2021
Titel Crystalline insulators for scalable 2D nanoelectronics DOI 10.1016/j.sse.2021.108043 Typ Journal Article Autor Illarionov Y Journal Solid-State Electronics Seiten 108043 -
2022
Titel Improving stability in two-dimensional transistors with amorphous gate oxides by Fermi-level tuning DOI 10.18154/rwth-2022-06476 Typ Other Autor Knobloch T Link Publikation -
2019
Titel Reliability of scalable MoS2 FETs with 2?nm crystalline CaF2 insulators DOI 10.1088/2053-1583/ab28f2 Typ Journal Article Autor Illarionov Y Journal 2D Materials Seiten 045004 Link Publikation -
2023
Titel Variability and Reliability of Graphene Field-Effect Transistors with CaF2 Insulators DOI 10.48550/arxiv.2309.11233 Typ Other Autor Illarionov Y Link Publikation -
2022
Titel Improving stability in two-dimensional transistors with amorphous gate oxides by Fermi-level tuning DOI 10.1038/s41928-022-00768-0 Typ Journal Article Autor Knobloch T Journal Nature Electronics Seiten 356-366 Link Publikation -
2020
Titel Insulators for 2D nanoelectronics: the gap to bridge DOI 10.18154/rwth-2020-07464 Typ Other Autor Illarionov Y Link Publikation -
2020
Titel On the suitability of hBN as an insulator for 2D material-based ultrascaled CMOS devices DOI 10.48550/arxiv.2008.04144 Typ Preprint Autor Knobloch T -
2020
Titel Dielectric Properties of Ultrathin CaF2 Ionic Crystals DOI 10.1002/adma.202002525 Typ Journal Article Autor Wen C Journal Advanced Materials -
2020
Titel Insulators for 2D nanoelectronics: the gap to bridge DOI 10.1038/s41467-020-16640-8 Typ Journal Article Autor Illarionov Y Journal Nature Communications Seiten 3385 Link Publikation
-
2021
Titel IEEE IEDM General Chair Typ Awarded honorary membership, or a fellowship, of a learned society Bekanntheitsgrad Continental/International -
2021
Titel IEEE Electron Devices Society PhD Student Fellowship Typ Awarded honorary membership, or a fellowship, of a learned society Bekanntheitsgrad Continental/International -
2020
Titel Best Student Paper Award Typ Poster/abstract prize Bekanntheitsgrad Continental/International -
2020
Titel Member of Russian delegation in BRICS Young Scientist Forum Typ Personally asked as a key note speaker to a conference Bekanntheitsgrad National (any country) -
2020
Titel IEEE Senior Member Typ Awarded honorary membership, or a fellowship, of a learned society Bekanntheitsgrad Continental/International