Sichere und effiziente Hardware für Isogenese-Kryptographie

Im Laufe der letzten Jahre wurden verschiedenste neuartige kryptografische Verfahren entwickelt, die auf den sogenannten Isogenie-Problemen basieren. Ein paar Beispiele für die neuartigen Verfahren sind verschiedene Post-Quantum-Schlüsselvereinbarungen und -Signaturen sowie überprüfbare Verzögerungsfunktionen (VDF). Einer der Vorteile von Isogenie-basierenden Kryptografie sind die verhältnismäßig kleinen öffentlichen Schlüssel, die in Post-Quantum-Schlüsselvereinbarungen ermöglicht werden. Diese benötigen im Vergleich zu klassischen Post-Quantum-Verfahren kaum Bandbreiten während der Schlüsselübertragung. Ein wesentliches Problem von Isogenie-basierte Verfahren sind die aufwändigen Berechnungen. Diese Berechnungen basieren auf Operationen mit enormen Zahlenwerten, welche eine hohe Latenz aufweisen. Das Ziel dieses Projektes ist eine sichere und effiziente Umsetzung von Isogenie-basierter Kryptografie auf diversen hardwarenahen Systemen. Ein wichtiger Aspekt zur Entwicklung von Isogenie-basierten Kryptografiesystemen ist die Erforschung von Beschleunigungstechniken und Entwurfsmethoden für Hardwarebeschleuniger. Diese ermöglicht einerseits eine effiziente Berechnung von Isogenie-basierter kryptografischen Verfahren mittels Hardwarebeschleunigern. Andererseits ermöglicht diese auch die genaue Erforschung und Analyse der physikalischen Sicherheit in Hinblick auf Seitenkanal Attacken.